AMD заявляет, что будущее за индивидуальными многочиплетными конструкциями

Несколько лет назад AMD внедрила многочиповую конструкцию для своих клиентских процессоров для настольных ПК и центров обработки данных, намного опередив своих конкурентов. Тогда для AMD это был единственный способ предложить продукты с большим количеством ядер, чем у конкурента Intel, а теперь этот шаг рассматривается как стратегический поворот в сторону неизбежной методологии проектирования мультичиплетов. Сегодня Сэм Наффзигер, старший вице-президент и корпоративный научный сотрудник AMD, размышляет о том, как спецификация Universal Chiplet Interconnect Express (UCIe) создаст экосистему чиплетов и позволит создавать индивидуальные конструкции из нескольких чиплетов.

Для модульных многочиплетных конструкций необходим высокопроизводительный интерфейс с малой задержкой и низким энергопотреблением. Интерфейс Infinity Fabric позволил AMD создать уникальные процессоры серии EPYC, Ryzen, а теперь и Instinct MI300 с непревзойденным количеством ядер, производительностью и набором функций, объяснил Наффзигер в видеоразговоре на YouTube с Марком Пейпермастером, техническим директором AMD.

«Задержка [интерфейса] была слишком высокой, стоимость электроэнергии была слишком высокой, но у нас была команда опытных инженеров, которые говорили: «Я знаю, как решить эту проблему», «Я предоставлю легкий интерфейс» Я уменьшу это» и «Я устраню циклы задержки», — сказал Наффзигер, имея в виду эпоху, когда AMD разрабатывала свои многочиплетные процессоры EPYC 2-го поколения и Ryzen. «Если мы достигнем этих целей, теперь у нас есть многокристальное решение, которое ведет себя так же, как монолитная SoC. Мы установили эти цели, а затем наблюдали за выполнением команды, чтобы это произошло. Это было настолько преобразующе».

В значительной степени Infinity Fabric стала спасением для AMD, когда она была представлена. Однако, поскольку это запатентованная технология, третьи лица не могут ее использовать. Именно здесь вступает в игру открытая спецификация UCIe для межкомпонентных соединений между кристаллами. Открытая спецификация, в основном основанная на Intel AIB, определяет физический уровень от 16 до 64 линий со скоростью 32 ГТ/с, стек протоколов (CXL.io, CXL.mem и CXL.cache), модель программного обеспечения и процедуры тестирования на соответствие. Что касается производительности, технология UCIe 1.0 обеспечивает плотность полосы пропускания до 1,35 ТБ/с на мм^2 при обычном шаге выступа 45 мкм.

«Что мы можем сделать [с UCIe], так это создать экосистему и библиотеку чиплетов. […] UCIe открывает возможность третьим сторонам использовать эту [возможность модульного проектирования]», — сказал Наффзигер. «Компании, которые хотят создать собственную платформу и использовать все остальное, могут просто сделать один маленький чиплет и закрепить его. Таким образом, возможности безграничны. Я имею в виду следующее: мы увидим гораздо большее распространение этого в отрасли», но для этого требуются стандарты и тщательно продуманные возможности проектной платформы».