3D-компоновка чипов – основная технология глобального развития полупроводниковой отрасли

3D-SOC

Система на кристалле (SOC) предполагает перепроектирование нескольких различных чипов, изготовленных с использованием одного и того же производственного процесса, и их интеграцию в один чип. 3D-SOC поднимает эту концепцию на новую высоту, размещая несколько микросхем SOC вертикально. Изображение ниже иллюстрирует трансформацию 2D-системы на кристалле (2D-SOC), где схемы перераспределяются на блоки, а затем складываются в 3D-систему на кристалле (3D-SOC).

Исследовательская группа imec ранее опубликовала документ по IEEE, в котором описывались преимущества 3D-SOC и внутренних межсоединений. Эта технология направлена на интеграцию различных микросхем в гетерогенную систему. За счет разумного разделения цепей это значительно снижает энергопотребление и повышает производительность вычислений. По сравнению с популярной технологией чиплетов 3D-SOC имеет конкурентное преимущество.

Эрик Бейн, вице-президент IMEC по исследованиям и директор проекта по 3D-системной интеграции,

отметил: «Чиплеты представляют собой отдельно спроектированные и обработанные кристаллы. Хорошо известным примером являются памяти с высокой пропускной способностью (HBM) — стопки микросхем динамической памяти с произвольным доступом (DRAM). Этот стек памяти подключается к чипу процессора через интерфейсные шины, что ограничивает его использование приложениями, устойчивым к задержкам. Таким образом, концепция чиплета никогда не позволит обеспечить быстрый доступ между логикой и кэш-памятью первого и промежуточного уровня». Однако важно признать, что технология 3D-SOC имеет очевидные недостатки, в первую очередь более высокие затраты на исследования и разработки и более длительные сроки разработки по сравнению с технологией 3D-SIP. Тем не менее, поскольку такие приложения, как AIGC, AR/VR, 8K и другие, продолжают стимулировать потребность в высокоскоростных вычислениях, чипы неуклонно развиваются в сторону более высокой эффективности, более низкого энергопотребления и меньших размеров. В этом контексте технология 3D-SOC сохранит свое место в современной упаковке.

Технология BSPDN — это инновационная технология, которая позволяет использовать заднюю сторону кристалла для создания схем питания, устраняя тем самым проблемы с электромагнитными помехами между различными блоками на чипе. Это ключевое нововведение, позволяющее двигаться дальше по пути уменьшения размеров транзисторов

Технология Backside Power Delivery Network (BSPDN) представляет собой важнейшую разработку в производстве полупроводников, предлагающую ряд преимуществ, в том числе более гибкую конструкцию схемы, более короткую длину металлических проводов и более высокий коэффициент использования чипа. После преобразования 2D-системы на кристалле (2D-SOC) в 3D-SOC посредством многоуровневой укладки исходные задние стороны чипов становятся внешними сторонами 3D-SOC. На этом этапе «освобожденная» задняя часть чипов может использоваться для маршрутизации сигналов или в качестве линий питания для транзисторов, в отличие от традиционных процессов, когда проводка и линии питания проектируются на передней стороне пластины. Раньше задние части микросхемы использовались просто в качестве носителей, но технология BSPDN позволяет использовать больше места для проектирования логических пластин. Согласно результатам моделирования, эффективность передачи BSPDN в семь раз выше, чем у традиционной лицевой PDN. Intel также объявила о внедрении этой технологии в процессы 20 Å и 18 Å. Для достижения BSPDN требуется специальный процесс утончения пластин (уменьшающий его до нескольких сотен нанометров), а также наноразмерные сквозные кремниевые переходы (nTSV) для подключения задней панели питания к передней логической микросхеме. Еще одной ключевой технологией BSPDN является технология Buried Power Rail (BPR), метод миниатюризации, при котором провода встраиваются под транзисторы, причем некоторые из них находятся внутри кремниевой подложки, а другие — в неглубоких изолирующих оксидных слоях канавок. BPR заменяет линии электропередачи и линии заземления под стандартными элементами в традиционных процессах и еще больше уменьшает ширину стандартных элементов, уменьшая проблемы падения напряжения IR. На схеме ниже показана BSPDN, где металлическая проводка задней стороны PDN подключена к скрытым шинам питания (BPR), а задняя сторона микросхемы (BS) подключена к передней стороне логической микросхемы (FS).

3D-IC

Технология 3D-IC использует новую последовательную 3D-технологию (S3D) или монолитную технологию для вертикального сложения транзисторов n-типа и p-типа, образующих дополнительный полевой транзистор (CFET). Эта технология позволяет соединить два транзистора и объединить их в один транзистор. Это не только значительно увеличивает плотность транзисторов, но и упрощает компоновку логических схем КМОП, повышая эффективность конструкции. Как видно на схеме ниже, транзисторы n-типа и p-типа объединены вертикально и образуют CFET.

Тем не менее, ключевая задача заключается в том, как вертикально интегрировать каждый крошечный транзистор и решить проблемы рассеивания тепла при высокоскоростных вычислениях. Крупные производители все еще находятся на стадии разработки, но самое большое преимущество технологии заключается в достижении максимальной плотности компонентов и наименьшей ширины узлов. В условиях постоянного роста спроса на высокоскоростные вычисления технология 3D-IC станет ключевым моментом в развитии отрасли.

3D-компоновка – основная технология глобального развития полупроводниковой отрасли

Компания imec наметила план действий по технологиям 3Dкомпоновки. Однако imec также требует, чтобы развитие технологий 3D-упаковки не следовало линейному графику, как показано на рисунке выше, поскольку не существует единой технологии производства, которая могла бы удовлетворить все требования. Ожидается, что из-за быстрого развития таких технологий, как AIGC, AR/VR, 8K, 5G и других,  спрос на вычислительную мощность будет увеличиваться. Если рассматривать узкие места в технологии производства полупроводников, страны во всем мире полностью заняты передовыми исследованиями в области производства чипов и 3D-компоновка, безусловно, занимает центральное место в качестве волшебного эликсира для продолжения закона Мура.