Джун Хе, вице-президент по передовым технологиям упаковки и сервису в TSMC, заявил, что 3D-микросхема является важнейшим методом интеграции памяти микросхем искусственного интеллекта с логическими чипами
Согласно отчету TechNews, касающемуся разработки усовершенствованной упаковки 2.5D CoWoS, которая объединяет восемь чиплетов, TSMC будет использовать усовершенствованный технологический процесс A16 для производства чиплетов и интегрирует их с 12 HBM4, запуск которого ожидается в 2027 году.
Как сообщает TrendForce , в своем выступлении на Semicon Taiwan 2024 “3D IC / CoWoS для саммита по искусственному интеллекту”, Джун Хе отметил, что, по прогнозам, к 2030 году мировой рынок полупроводников превратится в индустрию с оборотом в триллион долларов, при этом ключевыми драйверами будут высокопроизводительные вычисления и искусственный интеллект, на долю которых будет приходиться 40% рынка, что также делает чипы искусственного интеллекта важными драйверами для упаковки 3D IC.
Причины, по которым заказчики предпочитают производить чипы искусственного интеллекта с платформой 3D IC для многочиплетного проектирования, могут быть связаны с их более низкой стоимостью и снижением нагрузки при переходе к разработке.
Джун Хэ объяснил, что благодаря преобразованию традиционной конструкции SoC + HBM в архитектуру чиплета и HBM, новый логический чип станет единственным компонентом, который нужно будет разрабатывать с нуля, в то время как другие компоненты, такие как ввод-вывод и SoC, могут использовать существующие технологические процессы. Такой подход снижает затраты на массовое производство до 76%.
Хотя новая архитектура может увеличить производственные затраты на 2%, общая стоимость владения (TCO) повышается на 22% благодаря этой эффективности, отметил он.
Изображение: TrendForc
Однако 3DIC по-прежнему сталкивается с проблемами, особенно в увеличении производственных мощностей. Джун Хэ подчеркнул, что ключ к увеличению производительности 3DIC лежит в размере чипов и сложности производственного процесса.
Что касается размера чипа, то чипы большего размера могут вмещать больше чиплетов, повышая производительность. Однако это также увеличивает сложность процесса, который может быть в три раза сложнее. Кроме того, существуют риски, связанные с несоосностью чипов, их поломкой и выходом из строя при извлечении.
Для решения этих проблем с рисками Джун Хэ выделил три ключевых фактора: автоматизацию и стандартизацию инструментов, контроль процессов и качество, а также поддержку производственной платформы 3DFabric.