TSMC разрабатывает новый усовершенствованный метод упаковки чипов с использованием подложек в виде прямоугольных панелей, чтобы удовлетворить растущий спрос на современные многочиплетные процессоры, сообщает Nikkei. Разработка все еще находится на ранней стадии, и ее коммерциализация может занять несколько лет, но если она произойдет, это станет значительным техническим изменением для крупнейшего в мире контрактного производителя микросхем.
Tom’s Hardware сообщает, что вместо пластин диаметром 300 мм в новом методе TSMC используются прямоугольные подложки размером 510 на 515 мм. Эти панели имеют полезную площадь примерно в 3,7 раза больше, чем традиционные круглые пластины диаметром 300 мм, что позволяет производить больше чипов на пластину и сокращать отходы по краям. Однако новый метод требует совершенно нового оборудования, а это означает, что TSMC не сможет использовать традиционное производственное оборудование. В отчете говорится, что TSMC в настоящее время работает с поставщиками оборудования и материалов над этой новой технологией , но не вдается в подробности.
«[TSMC] внимательно следит за прогрессом и развитием усовершенствованной упаковки, включая упаковку на уровне панелей», — говорится в заявлении TSMC
Современные передовые методы упаковки чипов компании, такие как CoWoS (чип-на-подложке), используют кремниевые пластины диаметром 300 мм и имеют решающее значение для производства процессоров искусственного интеллекта для таких клиентов, как Nvidia, AMD, Amazon и Google. Однако по мере того, как чипы искусственного интеллекта растут в размерах и сложности, эффективность этих методов может снизиться, что приводит к необходимости использования новых прямоугольных подложек, говорит Nikkei.