На это компания выделила 200 миллионов долларов
Новые подложки размером 600 мм × 600 мм могут обеспечить в пять раз большую полезную площадь, чем 300-миллиметровые пластины, что позволит собирать больше многочиповых ИИ-процессоров на одной подложке, объяснил Тиен Ву, исполнительный директор ASE. Кроме того, такие подложки позволят компании создавать более крупные многочиповые решения.
Следует отметить, что передовые технологии упаковки, такие как CoWoS от TSMC и аналогичные методы, используемые ASE или Amkor, основаны на инструментах, изначально разработанных для производства микросхем. Поскольку ни одно готовое к использованию оборудование не может обрабатывать такие большие квадратные подложки, соответствующие требованиям производства полупроводников, ASE сотрудничает с поставщиками в разработке инструментов, позволяющих реализовать эту технологию. В результате ASE придётся убедить производителей оборудования для производства пластин создавать специальные инструменты для своих разработок. В случае успеха с квадратными подложками ASE может опередить своих конкурентов на несколько лет.
Переход на упаковку на уровне панели может стать предвестником перехода на стеклянные подложки (к чему стремятся Intel, Samsung Foundry и BOE), что не только позволит создавать более крупные системы-на-кристалле (SiP), но и улучшит их плоскостность, тепловую и механическую стабильность, а также позволит создавать более плотные соединения.